【STM32+FPGA】先进算力+强安全+边缘AI，64位STM32MP2聚焦工业4.0应用
Cortex-M33核不仅具备直接访问片上SRAM资源的能力，还能够高效地访问板载DDR存储，运行基于裸机或实时操作系统（RTOS）的硬实时等关键应用时，能够享有高数据吞吐率和充足的内存资源，从而确保系统的高效运行和实时响应。Cortex-A35能效卓越，与配套电源管理芯片STPMIC25相结合，可
基于Vitis-AI 3.0的DPU平台搭建的基本流程、环境搭建步骤以及工程建立方法，演示并搭建平台
本说明文档将阐述基于Vitis-AI 3.0的DPU平台搭建的基本流程、环境搭建步骤以及工程建立方法，演示并搭建平台，为后续的开发提供参考。
如何在Linux(Ubuntu)下安装运行Vivado
讲解了如何在Ubuntu环境下安装运行Vivado2021.1
Vitis AI安装步骤-包括Ubuntu、Docker安装
针对Xilinx vck5000板子的安装，主要设计ubuntu安装、docker安装，以及Vitis AI的安装，本文主要是针对实验室的服务器进行安装与配置
Vitis HLS 学习笔记--控制驱动任务示例
本文对《Vitis HLS 学习笔记--抽象并行编程模型-控制驱动与数据驱动-CSDN博客》中的控制驱动任务示例进行了详细解析，重点分析了 kernel 代码的并行处理机制及各模块的实现。通过查看综合报告、Schedule Viewer 和 Dataflow Viewer，确认了 funcB 和 f
基于FPGA轻松玩转AI
同时，与基于GPU或ASIC的解决方案相比，FPGA提供了许多优势，其中包括易于集成多个接口和传感器，以及适应新神经网络架构的灵活性（图4）。受益于像Xilinx Zynq UltraScale+ MPSoC 这样的FPGA，AI现在也可以离线使用或在边缘部署、使用.可用于开发和部署用于实时推理的机
FPGA上利用Vitis AI部署resnet50 TensorFlow神经网络模型
参考Xilinx官方教程克隆 Vitis AI 存储库以获取示例、参考代码和脚本(连接github失败可能需要科学上网)。安装Docker安装完docker后，下载最新Vitis AI Docker，将官方的指令改为，从中三选一。遇到问题如下，使用切换到3.0版本运行以下命令安装交叉编译系统环境如果
如何在VSCode中优雅地书写Verilog
2.仿真器选择ModeiSim的，选择常见的器件家族，建立存在工作库的文件目录并填入，选择modelsim的win64文件夹作为modelsim仿真器所在目录，勾选Compile Xilinx IP,最后点击compile即可生成相应工作库(注：此处等待时间较长).在VSCode中打开源文件所在目录
ZYNQ—BRAM全双工PS_PL数据交互（开源）
本博客介绍了，PS写数据到BRAM，触发PL读取，PL读取各个地址的数据并+2分别写入到后面地址上，触发PS中断读取。
通用FIR滤波器的verilog实现（内有Lowpass、Hilbert参数生成示例）
设计了通用的 FIR 滤波器（verilog），以及自动生成滤波器参数.v文件的 matlab 代码，示例包括一个 Lowpass Filter 和实现90度移相功能的 Hilbert Filter
FPGA原理与结构（16）——时钟IP核的使用与测试
本文介绍xilinx的时钟IP核 Clocking Wizard v6.0的具体使用与测试过程，主要介绍各个界面参数的不同含义和配置方法
基于FPGA的 SelectIO IP核 的仿真验证-----（ LVDS差分高速传输）
SelectIO IP核 的仿真验证
【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用
【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用
Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试
7系列FPGA DDR接口解决方案如图1所示。图1、7系列FPGA DDR3解决方案1.1 用户FPGA逻辑（User FPGA Logic）如图1中①所示，用户FPGA逻辑块是任何需要连接到外部DDR2或DDR3 SDRAM的FPGA设计。用户FPGA逻辑通过用户接口连接到内存控制器。1.2 用户
FPGA — Vivado下ILA(逻辑分析仪)详细使用方法
FPGA、ILA、Vivado逻辑分析仪的使用
【FPGA/IC】CRC电路的Verilog实现
【FPGA/IC】CRC电路的Verilog实现
Aurora 64B/66B 协议介绍
Aurora 是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议。这为物理层提供透明接口，让专有协议或业界标准协议上层能方便地使用高速收发器。虽然使用的逻辑资源非常少，但 Aurora 能提供低延迟高带宽和高度可配置的特性集。
【Vitis】Vitis性能优化的开源库
Vitis™ 统一软件平台包括一组广泛的、性能优化的开源库，这些库提供了即开即用的加速功能，并且对现有应用实现最小化代码更改或零更改。
FPGA原理与结构（6）——分布式RAM（Distributed RAM,DRAM）
FPGA中的DRAM，DRAM的配置方式，DRAM的原理与结构，DRAM的实现方式，vivado推断DRAM和BRAM，Distributed RAM
FPGA实现网络弹性和加密安全调研
FPGA实现网络弹性和加密安全调研
