FPGA与单片机有什么区别？
FPGA，可以认为它就是一个高端的 CPLD，都是基于门级的逻辑器件，也是基于触发器的，可以完成时钟的边沿触发，从而实现真正意义上的并发处理，对于这一点单片机应该是做不到的。对于FPGA有过一定了解的同学肯定知道，FPGA是比单片机复杂的多的，对时序，速度等要求都比较高，比如航天，卫星，军工和医疗等
数字IC/FPGA面试宝典--经典60道例题详解
数字IC/FPGA面试笔试题，知识点详细讲解。
【FPGA】十三、Vivado MIG IP核实现DDR3控制器（1）
我们在进行FPGA开发应用当中，经常会用到存储器来保存数据，常用的存储器有ROM、FIFO、SDRAM等等，这些存储器对于数据量小的情况下还尚可使用，但是如果我们需要做图像采集，数据处理等大量数据需要存储和传输的时候，这些存储器就有点力不从心了，需要寻找存储量大并且传输速率快的存储器，而DDR3不论
＜AMBA总线篇＞ AXI总线协议介绍
AMBA AXI总线协议介绍
串口接收数据-控制LED灯
串口接收8字节数据，2字节头+4字节time+1字节LED+1字节尾。通过串口接收数据，对数据分析，控制8个LED灯按照设定时间闪烁。分析到一帧完整数据就可是提取并设置LED闪烁样式。
基于FPGA的SRIOIP例程及仿真实现
SRIO适用于高速传输，对代码有问题或者自定义设计有问题欢迎交流。
Gvim的最新版安装和配置步骤（适合新手）（windows系统）
第一个文件夹vim90存放的是软件默认的配置文件，比如颜色配置，字体配置，插件等。第二个文件夹vimfiles里面是空文件夹，如果我们要添加Gvim没有的插件或者颜色字体之类的配置，就可以在网站上下载，然后复制到这个文件夹里。GVIM的配置有两种方式，第一是直接修改 文件_vimrc 第二是先把
SPI协议的verilog实现（spi master slave联合实现）
SPI协议的verilog实现（spi master slave联合实现）
AMBA协议AXI-Stream（协议信号、设计实践）
AXI-Stream（以下简称AXIS）是AMBA协议的AXI协议三个版本中（AXI4-FULL、AXI4-Lite、AXI4-Stream）最简单的一个协议；摄像头高速ADXilinx的AXI-DMA模块在进行SOC设计中需要高速数据传输处理的场合，常常使用AXIS协议；AXIS与AXI-FULL
实验九 单周期MIPS CPU设计实验（基于Logisim）
一般建议本地的 jar 文件和 cpu.circ 文件在同一目录下，如果出现这个问题，可以调整将本地 cs3410.jar 先移动到 cpu.circ 同目录下后，打开 cpu.circ，logisim 会提示找不到 cs3410.jar，重新指向同目录 cs3410.jar，存盘退出，再重新上传电
Quartus安装Altera USB-Blaster安装驱动程序出现问题（代码39）的解决办法
Quartus安装Altera USB-Blaster安装驱动程序出现问题（代码39）的解决办法
Xilinx Vitis AI量化部署Yolov5至DPU (PYNQ)
本文章记述了从YOLOv5源代码使用Xilinx Vitis AI进行量化并部署到DPU上的全流程。在开Pynq环境下运行测试通过。
数字IC前端学习笔记：仲裁轮询（三）
在前面公平轮询仲裁器的Verilog RTL代码中，每个用户有三个信号：request（请求）、grant（授权）、end_access（结束访问）。在总线使用时，我们能观察到总线上存在不能进行数据传输的死周期。当传输的数据包较长或每个突发较长时，其对传输效率影响不大。然而，当数据包很短时，死周期会
硬件和软件看门狗的差别
看门狗分软件看门狗和硬件看门狗，本文着重介绍硬件和软件看门狗的区别。
AI赋能FPGA——基于2023年海云捷讯杯
基于第七届集创赛海云捷讯杯，我整理了一篇超级详细的AI+FPGA食用指南！全网仅此一篇！
安装ModelSim的详细步骤：
安装ModelSlim的详细步骤
基于FPGA的SRIO的相关介绍和实现
关于srio的基本认识及相关协议介绍；
【FPGA】一、FPGA简介
FPGA开发：FPGA介绍、开发工具介绍
用Vscode编辑verilog代码配置
vscode编辑verilog的配置与插件安装
【以太网通信】RGMII 接口及其时序规范
RGMII 接口是常见的以太网通信接口，用于 MAC 和 PHY 之间的通信，支持10/100/1000Mbps 三种通信速率。本文主要介绍 RGMII 接口定义及其在 1000Mbps 速率下的时序规范。
