0


实验九 单周期MIPS CPU设计实验(基于Logisim)

一、实验目的
学生掌握控制器设计的基本原理,能利用硬布线控制器的设计原理在Logisim平台中设计实现MIPS单周期CPU。

二、实验内容
利用运算器实验,存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及Logisim中其它功能部件构建一个32位MIPS CPU单周期处理器。数据通路如下图所示:
,

要求支持8条MIPS核心指令,最终设计实现的MIPS处理器能运行实验包中的冒泡排序测试程序sort.asm,该程序自动在数据存储器0~15号字单元中写入16个数据,然后利用冒泡排序将数据升序排序,要求统计指令条数并与MARS中的指令统计数目进行对比。
,

####电路引脚
信号输入/输出位宽功能描述CLK输入1时钟信号PC输出32程序寄存器的值IR输出32当前指令字RegWrite输出1寄存器文件写使能控制信号RDin输出32寄存器文件写入端口的数据MemWrite输出1存储器写使能控制信号MDin输出32存储器写入端口的数据
三、方案设计
1)单周期MIPS控制器设计
,

2)单周期MIPS数据通路:
,

3)单周期MIPS(硬布线)总体电路
,

4)单周期硬布线控制器
1、指令译码逻辑的设计,该实验只涉及8条核心的MIPS指令。而这8条MIPS指令的指令字段已经在附件中给出,并且电路底部文字也给出了关于SYSCALL的提示,因此,这部分只需根据相应的OP和FUNC字段进行简单地逻辑比较就可实现。
2、ALU控制逻辑的设计,由于该MIPS CPU设计中有关的8条核心MIPS指令中,对于ALU运算逻辑单元中只涉及到加法和比较,因此这一部分可以大大简化。只有运行STL指令时,需要选择比较运算,其余都是加法运算。
3、对于控制器输出信号的设计,则要根据硬布线控制器中所包含的9中控制信号进行分析,如下图。主要考虑每种控制信号的产生条件。这里更高的要求是掌握8条核心指令集在执行时全部周期中所设计的控制信号,已经使用相应控制信号的作用
,

四、测试结果
,

五、故障与调试
问题:在平台提交的时候提示 cannot find Jar library cs3410.jar。
,

出现以上故障可能有两种原因:
一是没有在中国大学mocc上下载cs3410.jar扩展包。
二是本地 cs3410.jar 和测试平台中的 cs3410.jar 路径不一样。一般建议本地的 jar 文件和 cpu.circ 文件在同一目录下,如果出现这个问题,可以调整将本地 cs3410.jar 先移动到 cpu.circ 同目录下后,打开 cpu.circ,logisim 会提示找不到 cs3410.jar,重新指向同目录 cs3410.jar,存盘退出,再重新上传电路文本内容,即可解决这个问题。

六、实验总结与心得体会
本次实验主要完成了以下工作:设计实现了单周期MIPS CPU
数据通路、单周期MIPS CPU 硬布线控制器指令译码逻辑、单周期MIPS CPU硬布线控制器ALU控制逻辑、单周期MIPS CPU 硬布线控制器控制信号逻辑。并且最终设计实现的MIPS处理器能运行实验包中的冒泡排序测试程序sort.asm。本次实验我学会了单周期MIPS CPU的设计方法,感到收获颇丰、受益匪浅。


本文转载自: https://blog.csdn.net/weixin_51691714/article/details/130273415
版权归原作者 过不了测试点 所有, 如有侵权,请联系我们删除。

“实验九 单周期MIPS CPU设计实验(基于Logisim)”的评论:

还没有评论