Spark基本介绍
Spark 框架模块
大数据数仓建模基础理论【维度表、事实表、数仓分层及示例】
数据仓库建模（Data Warehouse Modeling）是指在数据仓库（Data Warehouse）中组织和设计数据的过程，以便支持数据分析、报告和决策制定。数据仓库是一个集成的、主题导向的数据存储，用于存储来自不同来源的数据，经过清洗、转换和集成，以支持业务分析和决策。主要目标是创建一个能
大数据Doris（三十）：删除数据（Delete）
命令可以很轻量的完成数据删除工作。并且该命令不受 load 以及任何其他操作的限制，同时不会影响查询效率。该命令是同步命令，执行成功即生效。而后台数据真正删除的时间可能会延迟10分钟左右。📢停下休息的时候不要忘了别人还在奔跑，希望大家抓紧时间学习，全力奔赴更美好的生活✨。📢本文由 Lansonl
ZooKeeper学习一
ZK 集群的机制是只要超过半数的节点正常，集群就能正常提供服务。当整个ZooKeeper集群刚刚启动或者leader服务器宕机、重启或者网络故障导致不存在过半的服务器与leader服务器保持正常通信时，所有进程进入崩溃恢复模式，首先选举产生新的leader服务器，然后集群中follower服务器开始
Spring Boot + RabbitMQ 配置参数解释
默认是true（与参数acknowledge-mode有关系）spring.rabbitmq.listener.simple.transaction-size: 指定一个事务处理的消息数量，最好是小于等于prefetch的数量.spring.rabbitmq.listener.simple.retr
Kafka（七）可靠性
min.insync.replicas(默认值为1)代表了正常写入生产者数据所需要的最少ISR个数, 当ISR中的副本数量小于min.insync.replicas时，Leader停止写入生产者生产的消息，并向生产者抛出NotEnoughReplicas异常，阻塞等待更多的 Follower 赶上并
【flink番外篇】13、Broadcast State 模式示例（完整版）
系统介绍某一知识点，并辅以具体的示例进行说明。1、Flink 部署系列本部分介绍Flink的部署、配置相关基础内容。2、Flink基础系列本部分介绍Flink 的基础部分，比如术语、架构、编程模型、编程指南、基本的datastream api用法、四大基石等内容。3、Flik Table API和S
【FPGA】高云FPGA之科学的FPGA开发流程
项目需要做什么，了解系统的功能，如果是大型的项目还会划分模块二选一多路器，两个输入IO（a,b）可以是高电平可以是低电平,一个sel选择信号当sel为0时候输出按键1的状态当sel为1时候输出按键2的状态。
FPGA多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设
基于FPGA实验板的多功能数字时钟。利用Quartus实现设计与仿真。华南师范大学数电综设
基于FPGA的电子密码锁设计论文（含视频代码仿真）
6.1总结与心得作为一种智能安全设备，电子密码锁在现代家居中越来越受到欢迎。针对这种需求，我们设计了一种基于FPGA的电子密码锁系统。在设计过程中，我们遇到了许多挑战与问题，下面我将总结一些心得和体会。首先，设计电子密码锁系统需要较高的安全性和可靠性。我们采用了多种加密算法，并且保证系统在密码错误、
北邮22级信通院数电：Verilog-FPGA（11）第十一周实验（1）用JK触发器实现8421码十进制计数器
北邮22级信通院数电：Verilog-FPGA（11）第十一周实验（1）用JK触发器实现8421码十进制计数器
【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
Vivado 是 FPGA 厂商赛灵思公司（XILINX）于 2012 年发布的集成设计环境。
Verilog设计数字时钟
通过NEXY4DDR设计数字时钟
FPGA时序分析与约束（0）——目录与传送门
关于时序分析和约束的学习似乎是学习FPGA的一道分水岭，似乎只有理解了时序约束才能算是真正入门了FPGA，对于FPGA从业者或者未来想要从事FPGA开发的工程师来说，时序约束可以说是一道躲不过去的坎，所以这个系列我们会详细介绍FPGA时序分析与约束的相关内容。
开关电源PFC电路原理详解及matlab仿真
PFC全称“Power Factor Correction”，意为“功率因数校正”。
[FPGA开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用
本文介绍了针对VIVADO开发工具的在线分析工具的使用方法。例如，如何添加被测信号，如何准确的观测到被测信号的典型现象，以及通常会遇到的问题等。
【上海大学数字逻辑实验报告】七、中规模元件及综合设计
中规模元件及综合设计//掌握中规模时序元件的测试//在Quartus II上设计序列发生器//用74LS161芯片构造模10计数器//在Quartus II设计一个二进制序列01100111发生器//上海大学数字逻辑实验报告
Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）
本文从建立工程到最终烧录，vivado的使用傻瓜式教程，都能会用，具体的原因有的可能没写需要自己查
大数据毕设分享 大数据B站数据分析与可视化 - python 数据分析 大数据
🔥 这两年开始毕业设计和毕业答辩的要求和难度不断提升，传统的毕设题目缺少创新和亮点，往往达不到毕业答辩的要求，这两年不断有学弟学妹告诉学长自己做的项目系统达不到老师的要求。为了大家能够顺利以及最少的精力通过毕设，学长分享优质毕业设计项目，今天要分享的是🚩大数据B站数据分析与可视化🥇学长这里给一
Flink TaskManager内存管理机制介绍与调优总结
Flink TaskManager内存管理机制介绍与调优总结
