逻辑这回事（二）----FPGA安全编码规范
安全编码的背景、定义FPGA攻击方式和攻击目的安全编码价值2020年4月，来自德国的研究者披露了一个名为“StarBleed”的漏洞，当时引起了业内一片轰动。这种漏洞存在于赛灵思的Virtex、Kintex、Artix、Spartan 等全部7系列FPGA中。通过这个漏洞，攻击者可以同时攻破FPGA
基于FPGA的以太网设计（2）----以太网的硬件架构（MAC+PHY）
基于FPGA的以太网设计（2）----以太网的硬件架构（MAC+PHY）
【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用
【FPGA/IC】RAM-Based Shift Register Xilinx IP核的使用
什么是好的FPGA编码风格？（3）--尽量不要使用锁存器Latch
在FPGA设计中，最好不要使用锁存器Latch。
【安全硬件】Chap.5 如何检测芯片中硬件木马？硬件木马的类型有哪些？检测硬件木马的技术
前两篇文章列举了两种例子，分别简单介绍了硬件木马对组合逻辑电路和时序逻辑电路的危害，以及如何使用Trusted for Design思想完善设计以防止漏洞的产生。本文介绍了硬件木马的种类，硬件木马通常由负载部分（恶意电路的内容）和触发部分（激活恶意电路）组成。硬件木马很难定位，因为它们可以插入微芯片
FPGA与ASIC有什么差异？二者该如何选用？
FPGA与ASIC有什么差异？二者该如何选用？
vscode搭建Verilog HDL开发环境
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
04 .vimrc文件配置
;本文适合在linux环境下，进行verilog 代码开发时，对vim用户配置文件“.vimrc”进行编写，配置vim编辑器语法高亮、文件类型检测、显示行号、括号匹配、tab缩进和==调用别名文件==等，可提高设计开发的效率。...
04 .vimrc文件配置
;本文适合在linux环境下，进行verilog 代码开发时，对vim用户配置文件“.vimrc”进行编写，配置vim编辑器语法高亮、文件类型检测、显示行号、括号匹配、tab缩进和==调用别名文件==等，可提高设计开发的效率。...
