今天介绍一下后端设计中的一些物理效应，这些物理效应在以前的老工艺中不太明显，但是工艺越先进，它们的影响就越大，Foundary必须在建库以及后端设计者必须在建版图绘制（对于模拟集成电路而言）或者布局布线（对于数字集成电路而言）中考虑这些物理效应，否则它们将影响电路的性能，甚至可能导致芯片Fail。
这些效应包括：
WPE: Well Proximity Effect, 阱临近效应
LOD: Length of Diffusion, 扩散区长度效应
OSE: OD Space Effect, 扩散区/有源区间距效应
PSE: Poly Space Effect, 栅间距效应
WPE: Well Proximity Effect, 阱临近效应
考虑：90nm工艺时需要考虑
STI stress
考虑：0.25um工艺下使用STI浅槽隔离，利用CVD沉淀产生SiO2，而不是局部氧化LOCOS进行，防止SiO2对两侧器件产生应力。
LOD: Length of Diffusion, 扩散区长度效应
考虑：在65nm之前的工艺制程中，OSE的影响并不明显，所以STI stress effect单纯指LOD effect。
OSE: OD Space Effect, 扩散区/有源区间距效应
考虑：在65nm之前的工艺制程中，OSE的影响并不明显，所以STI stress effect单纯指LOD effect。 而45nm以下的工艺制程，OSE的影响就不能再被忽略了。
PSE: Poly Space Effect, 栅间距效应
标签：
后端
本文转载自: https://blog.csdn.net/Carol0630/article/details/122936317
版权归原作者 Carol0630 所有， 如有侵权，请联系我们删除。
版权归原作者 Carol0630 所有， 如有侵权，请联系我们删除。